（原标题：3D芯片开云体育，获胜研发）

如若您但愿不错频频碰头，接待标星储藏哦~

泉源：实质编译自MIT，谢谢。

电子行业对诡计机芯片名义可容纳的晶体管数目已接近极限。因此，芯片制造商正在寻求增多晶体管数目，而不是减少晶体管数目。

业界不再将越来越小的晶体管挤到单个名义上，而是将晶体管和半导体元件堆叠到多个名义上——就像将一座平房改形成一座高楼。这种多层芯片不错处理成倍增多的数据，并膨大比现时电子居品更复杂的功能。

然则，一个首要远离是芯片的构建平台。如今，体积巨大的硅片是高质料单晶半导体元件滋长的主要支架。任何可堆叠芯片皆必须包括厚厚的硅“地板”动作每一层的一部分，这会放慢功能性半导体层之间的通讯速率。

现在，麻省理工学院的工程师们找到了处分这一远离的设施，他们袭取多层芯片联想，不需要任何硅晶片基板，而况职责温度富足低，不错保留底层的电路。

在本日《当然》杂志上发表的一项筹谋中，筹谋小组发达了他们使用新设施制造多层芯片，其中高质料半导体材料层顺利瓜代滋长在彼此之上。

该设施使工程师八成在职何随即晶体名义上构建高性能晶体管、内存和逻辑元件——而不单是是在硅晶片的繁难晶体支架上。筹谋东说念主员默示，如若莫得这些厚硅基板，多个半导体层不错更顺利斗争，从而扫尾更好、更快的层间通讯和诡计。

筹谋东说念主员设念念，该设施可用于构建东说念主工智能硬件，以条记本电脑或可衣服开发的堆叠芯片的样式，其速率和功能将与现时的超等诡计机相通快、相通遒劲，并能与物理数据中心相通存储多半数据。

“这一冲破为半导体行业带来了巨大的后劲，使芯片八成不受传统闭幕地堆叠，”筹谋作家、麻省理工学院机械工程副教育 Jeehwan Kim 默示。“这可能会使东说念主工智能、逻辑和内存应用的诡计才气大幅普及。”

该筹谋的麻省理工学院合著者包括第一作家 Ki Seok Kim、Seunghwan Seo、Doyoon Lee、Jung-El Ryu、Jekyung Kim、Jun Min Suh、June-chul Shin、Min-Kyu Song、Jin Feng 和 Sangho Lee，以及来自三星高等技能学院、韩国成均馆大学和德克萨斯大学达拉斯分校的相助者。

种子袋

2023 年，Kim 团队 发达称，他们开发出一种在非晶态名义上滋长高质料半导体材料的设施，雷同于制品芯片上半导体电路的各类化描画。他们滋长的材料是一种二维材料，称为过渡金属二硫化物 (TMD)，被合计是制造更小、高性能晶体管的硅的有但愿的继任者。这种二维材料即使在小到单个原子的圭臬上也能保合手其半导体特点，而硅的性能会急剧下落。

在之前的职责中，该团队在具有非晶涂层的硅晶片上以及现存的 TMD 上滋长 TMD。为了饱读舞原子罗列成高质料的单晶样式，而不是随即的多晶无序样式，Kim 和他的共事最初在硅晶片上遮掩一层相称薄的薄膜或二氧化硅“掩模”，并在其上形成轻细的启齿或口袋图案。然后，他们将原子气体流过掩模，发现原子以“种子”的样式千里淀在口袋中。口袋闭幕了种子以规章的单晶图案滋长。

但那时该设施仅在900摄氏度傍边才有用。

“你必须在 400 摄氏度以下的温度下栽种这种单晶材料，不然底层电路就会被统统烧坏和破裂，”Kim 说说念。“因此，咱们的作业即是，咱们必须在低于 400 摄氏度的温度下袭取雷同的技能。如若咱们能作念到这极少，影响将是巨大的。”

成就

在新筹谋中，Kim 和他的共事们试图微调他们的设施，以便在富足低的温度下滋长单晶二维材料，以保留任何底层电路。他们在冶金学中找到了出东说念主料念念的简便处分决议——金属分娩的科学和工艺。当冶金学家将熔融的金属倒入模具中时，液体会逐渐“成核”，或形成晶粒，这些晶粒会滋长并会通陋习章图案的晶体，然后硬化成固体。冶金学家发现，这种成核最容易发生在液态金属倒入的模具旯旮。

“无人不晓，旯旮成核需要的能量和热量较少，”Kim 说说念。“是以咱们从冶金学中借用了这个认识，将其用于将来的 AI 硬件。”

该团队但愿在已经制作了晶体管电路的硅晶片上滋长单晶 TMD。他们最初用二氧化硅掩模遮掩电路，就像他们之前的职责相通。然后，他们在每个掩模口袋的旯旮千里积 TMD“种子”，发现这些旯旮种子在低至 380 摄氏度的温度下滋长成单晶材料，而从中心运行滋长的种子则远离每个口袋的旯旮，需要更高的温度才能形成单晶材料。

筹谋东说念主员更进一步垄断新设施制造出一种多层芯片，其中瓜代罗列两种不同的 TMD 层——二硫化钼，一种很有出息的制造 n 型晶体管的材料候选材料；以及二硒化钨，一种有可能制成 p 型晶体管的材料。p 型和 n 型晶体管皆是膨大任何逻辑运算的电子构件。该团队八成以单晶样式顺利叠放在彼此之上滋长这两种材料，而无需任何中间硅晶片。Kim 默示，这种设施将有用地使芯片的半导体元件密度翻倍，尤其是金属氧化物半导体 (CMOS)，它是当代逻辑电路的基本构件。

“通过咱们的技能扫尾的居品不仅是 3D 逻辑芯片，而且是 3D 内存过头组合，”Kim 说说念。“通过咱们基于滋长的单片 3D 设施，你不错滋长出数十到数百个逻辑层和内存层，它们彼此叠置，而且它们八成很好地通讯。”

“传统的 3D 芯片是在硅晶圆之间钻孔制成的，这也曾过闭幕了堆叠层的数目、垂直瞄准分袂率和产量，”第一作家 Kiseok Kim 补充说念。“咱们基于滋长的设施一次性处分了统共这些问题。”

为了进一步将其可堆叠芯片联想交易化，Kim 最近成就了一家公司 FS2（将来半导体 2D 材料）。

“咱们现时展示了微型开发阵列的认识，”他说。“下一步是扩大范围，展示专科的 AI 芯片操作。”

这项筹谋获得了三星先进技能筹谋所和好意思国空军科学筹谋办公室的部分撑合手。

https://news.mit.edu/2024/mit-engineers-grow-high-rise-3d-chips-121

半导体佳构公众号推选

专注半导体范围更多原创实质

眷注大家半导体产业动向与趋势

*免责声明：本文由作家原创。著作实质系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或撑合手，如若有任何异议，接待关系半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3983期实质，接待眷注。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

可爱咱们的实质就点“在看”共享给小伙伴哦